

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-058324

(43)Date of publication of application: 03.03.1995

(51)Int.CI.

H01L 29/78

(21)Application number: 06-150286

(71)Applicant: XEROX CORP

(22)Date of filing:

(72)Inventor: MOJARDI MOHAMAD M

**VO TUAN** 

**LERMA JAIME** 

**BUHLER STEVEN A** 

(30)Priority

Priority number: 93 88945

Priority date: 12.07.1993

Priority country: US


## (54) INTEGRATED DEVICE HAVING MOS TRANSISTORS ENABLING POSITIVE AND NEGATIVE VOLTAGE **SWINGS**

(57)Abstract:

PURPOSE: To obtain an integrated circuit applicable to negative voltage swing in which a output transistor can withstand an ESD impact by connecting the drain of a p-channel metal oxide silicon field effect transistor with a voltage lower than the ground potential of a substrate and connecting the source thereof with a voltage higher than the ground potential of the substrate.

01.07.1994

CONSTITUTION: A PMOS transistor 52 has a source 56 connected with a positive voltage +VSS, a gate 58 connected with an input voltage Vi and a drain 60 connected with the source 62 of a PMOS transistor 54. In order to provide the transistor 54 with functions as an active resistor, the gate 64 is connected with a drain 66 which is connected with a negative voltage -VDD. According to the arrangement, the output transistor can withstand ESD impacts, and the integrated circuit is useable in the application to negative voltage swing.



#### LEGAL STATUS

[Date of request for examination]

17.07.2000

[Date of sending the examiner's decision of rejection]

28.10.2002

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-58324

(43)公開日 平成7年(1995)3月3日

(51) Int.Cl.6

庁内整理番号 識別記号

FΙ

技術表示箇所

HO1L 29/78

7514-4M

H01L 29/78

301 K

## 審査請求 未請求 請求項の数1 OL (全 9 頁)

(21) 出願番号

特願平6-150286

(22) 出願日

平成6年(1994)7月1日

(31) 優先権主張番号 08/088945

(32)優先日 (33) 優先権主張国 1993年7月12日

米国(US)

(71)出顧人 590000798

ゼロックス コーポレイション

XEROX CORPORATION

アメリカ合衆国 ニューヨーク州 14644

ロチェスター ゼロックス スクエア

(番地なし)

(72)発明者 モハマド エム モジャラディ

アメリカ合衆国 カリフォルニア州

90025 ロサンゼルス 107 ソルテア ア

ベニュー 1312

(74)代理人 弁理士 中村 稔 (外6名)


最終頁に続く

## (54) 【発明の名称】 正及び負電圧スウィングを可能にするMOSトランジスタを有する集積装置

#### (57)【要約】

【目的】 相補形金属酸化物シリコン電界効果(СМО S) 回路に組み込まれた金属酸化物シリコン電界効果 (MOSFET) トランジスタを利用することにより p 型及びn型基板に関して大きな負及び正電圧スウィング を実現する技法を提供する。

【構成】 本発明の集積装置は、p型の基板と、複数の p チャネル型金属酸化物シリコン電界効果トランジスタ と、複数のnチャネル型金属酸化物シリコン電界効果ト ランジスタとを備え、pチャネル型金属酸化物シリコン 電界効果トランジスタ及びnチャネル型金属酸化物シリ コン電界効果トランジスタのそれぞれは、ソース、ドレ イン及びゲートを有し、基板は、地電位に接続され、p チャネル型金属酸化物シリコン電界効果トランジスタの 少なくとも一つのドレインは、基板の地電位以下の電圧 に接続され、かつp チャネル型金属酸化物シリコン電界 効果トランジスタの少なくとも一つのソースは、基板の 地電位以上の電圧に接続される。



## 【特許請求の範囲】

【請求項1】 p型の基板と、複数のpチャネル型金属 酸化物シリコン電界効果トランジスタと、複数のnチャ ネル型金属酸化物シリコン電界効果トランジスタとを備 え、前記 p チャネル型金属酸化物シリコン電界効果トラ ンジスタ及び前記n チャネル型金属酸化物シリコン電界 効果トランジスタのそれぞれは、ソース、ドレイン及び ゲートを有し、前記基板は、地電位に接続され、前記p チャネル型金属酸化物シリコン電界効果トランジスタの 少なくとも一つの前記ドレインは、前記基板の前記地電 位以下の電圧に接続され、かつ前記pチャネル型金属酸 化物シリコン電界効果トランジスタの少なくとも一つの 前記ソースは、前記基板の前記地電位以上の電圧に接続 されることを特徴とする集積装置。

## 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、一般に、ディスクリー ト要素で構成される電圧スウィング回路(voltage swin g circuit )に関し、より特定的には、静電放電(ES D) 衝撃に耐えうる電圧スウィング回路を組み込んだ集 20 積回路に関する。

#### [0002]

【従来の技術】典型的に、負電圧スウィング回路は、デ ィスクリート要素で構成される。図1を参照すると、負 の電圧スウィングを供給することが可能な従来技術のR S232ドライバ10の回路図が示されている。との回 路は、ディスクリートなPMOSトランジスタ12とデ ィスクリートな抵抗14で構成される。との回路におい て、PMOSトランジスタ12のソース16は、正電圧  $+V_{ss}$ に接続され、ドレイン18は、抵抗14を介して 負電圧-V。。に接続され、そしてゲート20は、0と+ 5 Vの間をスウィングする入力電圧V、に接続される。 出力電圧V。は、PMOSトランジスタ12のドレイン 18の電圧である。動作において、入力電圧V, が地電 位の近傍であるときに、PMOSトランジスタは、オン (ON) である。PMOSトランジスタは、オンである ときに、出力電圧は、おおよそ+V,,,になる。しかしな がら、入力電圧V、が+5Vであるときに、PMOSト ランジスタは、オフ(OFF)であり、その結果、出力 電圧は、- V。。に近い電圧まで降下する。従って、との 回路の出力電圧V。は、おおよそ+V。。 $\xi-V$ 。。の間を スウィングする。図2を参照すると、+V55と-V00の 間の電圧スウィングの一例が示されている。水平軸は、 時間を表し、そして垂直軸は、電圧を表わす。

【0003】通常、ESD衝撃に耐えるべくディスクリ ートのトランジスタが十分に大きいので、図1に示され た回路は、静電放電(ESD)保護回路を必要としな い。しかしながら、もし同じ回路10が集積回路に内蔵 されたならば、最小レイアウト領域で集積回路の要素を 設計する一般的に受け入れられたプラクティス(practi 50 フェースに対するドライバ、位相配列レーダドライバ、

ce) により、破壊からトランジスタを防ぐべく出力トラ ンシスタ上で出力ESD保護回路が要求される。出力ト ランジスタは、集積回路の外部の要素に接続されたトラ ンジスタであり、かつそれは、ESD保護を必要とする 出力トランジスタであるということに注目すべきであ る。出力ESD保護回路は、回路に印加されたあらゆる 負電圧を弾圧する(clamps down )。従って、出力ES D保護のクランプ的な特徴により、集積回路を用いると とができないということは、一般的に受け入れられた原 理である。本発明を理解するために、単一タブバルクC MOS技術(single tub bulk CMOS technology)で相 補形(CMOS)回路で組み立てられた集積MOSトラ ンジスタの構成を学ぶことが必要である。図3を参照す ると、p型基板32上に作られたpチャネル型金属酸化 物シリコン電界効果トランジスタ(PMOS)30の構 成が示されている。p型基板上のPMOSトランジスタ は、n型ウエル(well)またはタブ(tub )34、トラ ンジスタのソース36及びドレイン38として機能する ためのn型ウエル34内の二つのp+領域から構成され る。金属/ボリ (metal/poly) ゲート40は、n型ウエ ル34の上方に配置されている。しかしながら、ゲート 40は、二酸化シリコンのような層42によってn型ウ エル34から絶縁されている。

【0004】典型的に、PMOSトランジスタ30のよ うな構成において、p基板32は、地電位であるチップ 上の最も負の電圧に接続され、nウエル34は、チップ 上のソース電圧または最も正の電圧、即ち+5Vに接続 され、そして最後に、ゲート40は、0 Vから+5 Vの 範囲における正電圧に接続される。通常、もしトランジ スタ30が出力トランジスタであるならば、ESD衝撃 からトランジスタを保護すべくESD保護回路が要求さ れる。従来の出力ESD保護回路は、ドレインと基板の 間に一般に設置されたn+ダイオードを備えている。ド レインの電圧が基板の0.7V以下であるときに、n+ ダイオードは、順方向バイアスする。過去において、E SD保護回路のクランブ的な特徴により、ドレイン38 は、地電位であるp基板32の電圧よりも低い電圧に接 続することができないことが一般的な知識であった。し かしながら、ESD保護回路を除去することにより、ド レイン電圧と地電位の間の差がトランジスタの降伏電圧 (破壊電圧: breakdown voltage )以下に保たれている 限り、ドレイン38は、事実、負電圧(地電位である基 板電圧以下) に接続されうる。 n ウエル 3 4 が正電圧+ V。 に接続されているときに、n ウエルの電圧とドレイ ン電圧の間の差が降伏電圧以下に保たれている限り[V sg > (+ V。) - (- Voo)]、ドレイン38は、負電 圧一V。。に接続される。

【0005】PMOSトランジスタのドレインを負電圧 (基板電圧以下) に接続できることは、R232インタ

及びパワーノーマル回路のような多くの異なる応用に利 用されうる所望の特徴である負電圧スウィングを達成す るための方法を提供する。同じことが、反対の極性だけ でn型基板におけるNMOSに適用されることは、注目 すべきである。n型基板を有する集積回路において、も しESD保護が除去されたならば、NMOSトランジス タのドレインは、基板電圧以上の電圧に接続されうると いうととである。

3

#### [0006]

形金属酸化物シリコン電界効果(CMOS)回路に組み 込まれた金属酸化物シリコン電界効果(MOSFET) トランジスタを利用することによりp型及びn型基板に 関して大きな負及び正の電圧スウィングを実現する技法 を提供することである。本発明は、-60 Vのように低 くかつ+60Vのように高く電圧スウィングを発生する ことが可能である。本発明は、負及び正電圧スウィング 回路に対する設計を提供すべくpチャネルMOSFET (PMOS) トランジスタまたはnチャネルMOSFE T(NMOS)トランジスタを利用できる。更に、本発 20 明は、従来技術の負電圧スウィング回路の設計に用いた バルキーなディスクリート要素(bulky discrete eleme nts )を用いることの必要性を除去する。本発明の目的 は、p型及びn型基板に関して大きな負及び正電圧スウ ィングを発生する回路を設計する方法を提供することで ある。更に、本発明の目的は、本発明の負及び正電圧ス ウィング回路をCMOS回路に組み込み、従って、負及 び正電圧スウィング回路で用いられたディスクリート要 素の必要性を除去することである。本発明は、あらゆる 集積回路に対して一般に受け入れられた要求事項である 出力静電放電(ESD)保護回路の除去に基づく。ES D保護回路を除去することは、ESD保護回路のクラン プ的な特徴をも除去し、従って、集積回路の出力が負電 圧に接続されうる。とれは、オンチップ集積回路の使用 で負電圧スウィングを発生させる。

#### [0007]

【課題を解決するための手段】上述した本発明の目的 は、p型の基板と、複数のpチャネル型金属酸化物シリ コン電界効果トランジスタと、複数のnチャネル型金属 酸化物シリコン電界効果トランジスタとを備え、pチャ ネル型金属酸化物シリコン電界効果トランジスタ及び n チャネル型金属酸化物シリコン電界効果トランジスタの それぞれは、ソース、ドレイン及びゲートを有し、基板 は、地電位に接続され、pチャネル型金属酸化物シリコ ン電界効果トランジスタの少なくとも一つのドレイン は、基板の地電位以下の電圧に接続され、かつpチャネ ル型金属酸化物シリコン電界効果トランジスタの少なく とも一つのソースは、基板の地電位以上の電圧に接続さ れる集積装置によって達成される。

### [0008]

【作用】本発明の集積装置では、pチャネル型金属酸化 物シリコン電界効果トランジスタ及びnチャネル型金属 酸化物シリコン電界効果トランジスタのそれぞれは、ソ ース、ドレイン及びゲートを有し、基板は、地電位に接 続され、pチャネル型金属酸化物シリコン電界効果トラ ンジスタの少なくとも一つのドレインは、基板の地電位 以下の電圧に接続され、かつpチャネル型金属酸化物シ リコン電界効果トランジスタの少なくとも一つのソース は、基板の地電位以上の電圧に接続されて、入力電圧が 【発明が解決しようとする課題】本発明の目的は、相補 10 地電位の近傍であるときに、PMOSトランジスタは、 オンになり、PMOSトランジスタがオンのときに、出 力電圧は、ある一定電圧になる。しかしながら、入力電 圧が所定の電圧であるときに、PMOSトランジスタ は、オフになり、出力電圧は、別の一定電圧に近い電圧 まで降下する。そして、特定の条件下で出力電圧は、地 電位と該別の一定電圧の間の相違が降伏電圧より少ない 限り、地電位と該別の一定電圧の間をスウィングする。 [0009]

> 【実施例】本発明は、最小レイアウト領域で集積回路の 要素を設計する一般的に受け入れられたプラクティスに 逆らってゆくことによって負電圧を発生するために集積 回路を用いることができない一般的に受け入れられた原 理を無視し、ESD衝撃を扱うためにトランジスタのレ イアウト領域を増大し、従って、以前に要求されたES D保護回路を除去する。この変化は、ESD保護回路な しで出力トランジスタをESD衝撃に耐えさせ、かつ集 **積回路を負電圧スウィング応用に使用させる。トランジ** スタの大きさは、電流、ソーシング(sourcing)/シン キング (sinking)、応答の速さ等のような異なる要因 30 に依存するということに注目すべきである。図4を参照 すると、CMOS回路に組み込まれうるPMOS負及び 正電圧スウィング回路50が示されている。本発明にお いて、ディスクリートトランジスタ12(図1参照)及 びディスクリート抵抗(図1参照)は、二つのPMOS トランジスタ52、54により置換される。この回路に おいて、PMOSトランジスタ52のソース56は、正 電圧+V<sub>ss</sub>に接続され、PMOSトランジスタ52のゲ ート58は、入力電圧V,に接続され、そしてPMOS トランジスタ52のドレイン60は、PMOSトランジ 40 スタ54のソース62に接続される。活性抵抗 (active resistor )としての機能をトランジスタ54に持たせ るために、そのゲート64は、そのドレイン66に接続 され、ドレイン66は、負電圧-V。。に接続される。P MOSトランジスタ54のゲート64をそのドレイン6 6に接続することによって、PMOSトランジスタ54 は、活性抵抗として作動する。

【0010】図5を参照すると、二つの低電圧PMOS トランジスタを利用している図4の回路50の構成が示 されている。PMOSトランジスタ52の二つのp+領 50 域56、60と、PMOSトランジスタ54の二つのp

+領域62、66は、ソース56、62及びドレイン6 0、66を生成すべくnウエル72と74にそれぞれ対 応して拡散される。金属/ポリゲート58と64は、二 酸化シリコンの二つの層76と78によってそれぞれ対 応してnウエルから絶縁される。基板70は、P+領域 80を介して地電位に接続される。PMOSトランジス タ52のnウエル72とPMOSトランジスタ54のn ウエル74が、同じ電位に接続されなければならない か、またはトランジスタ52と54の両方が、同じnウ エルに存在しなければならないということは、注目され 10 るべきである。 n ウエル72と n ウエル74は、n+領 域82と84を介してそれぞれ対応して最も正の電圧に 接続される。図6を参照すると、二つの高電圧PMOS トランジスタを利用している回路50(図4参照)の構 成が示されている。図5、図6及び図7に示されたトラ ンジスタの材料の蒸着、エッチング及びパターニング (patterning) の全ての処理段階がこの技術の分野にお いてよく知られているということは、注目すべきであ 図6において、簡略化の目的のため及び図4及び 図10を参照できるようにするために、二つのPMOS トランジスタ、ソース領域、ドレイン領域、ゲート、n ウエル及び基板は、低電圧トランジスタを利用している 回路50の構成(図5参照)で用いられたものと同じ参 照番号が与えられている。

【0011】図6に示された構成において、フィールド 酸化物の層92、94は、ソース領域56、62に隣接 して配置される。また、フィールド酸化物の層96は、 ドレイン66とn+領域84の間に配置され、フィール ド酸化物の別の層96は、ドレイン60とn+領域82 の間に配置される。P-型オフセット領域90は、フィ ールド酸化物の層92.94及び96の下に配置され る。ゲート58、64は、二酸化シリコンの二つの層7 6、78によってnウエル72、74からそれぞれ対応 して絶縁される。オフセット領域90は、髙い抵抗を有 するためにソース領域56、62の不純物濃度よりも低 い不純物濃度を有する。オフセット領域90は、高電圧 により生成された電界密度を再分散して、領域56、6 2の降伏電圧を増大する。図4、図5及び図6の実施例 の動作において、入力電圧V、が地電位の近傍であると きに、PMOSトランジスタ52と54は、オンであ る。PMOSトランジスタ52と54がオンのときに、 出力電圧は、約+Vssになる。しかしながら、入力電圧 V,が+5Vであるときに、PMOSトランジスタ52 は、オフであり、従って出力電圧は、-V。。に近い電圧 まで降下する。

【0012】nウエル72、74が接地されるときに、出力V。は、地電位と-V。の間の差が降伏電圧より小さい限り、地電位と-V。の間をスウィングする。例えば、高電圧トランジスタ(図6参照)で、もし降伏電圧が60Vであり、-V。が-60Vであるならば、出力

6 Ⅴ。は、○Ⅴと−60Ⅴの間をスウィングする。図8を 参照すると、0と-60の間の電圧スウィングの一例が 示されている。水平軸は、時間を表し、垂直軸は、電圧 を表わす。60 Vのような高い降伏電圧について、図6 の構成が用いられることは、注目すべきである。しかし ながら、もし低電圧スウィングが必要であるならば、図 5の構成は、その降伏電圧の範囲で負電圧スウィングを 供給しうる。図4を再び参照すると、本発明の回路50 は、負電圧スウィングを発生するだけでなく正電圧スウ ィングをも発生することが可能である。図5及び図6に おいて、nウエル72、74が、接地された基板70に 関してソース電圧+V。。のような正電位に接続されると きに、+Vssと-Vppの間の差が降伏電圧よりも小さい 限り、出力V。は、+Vssと-V。。の間をスウィングす る。例えば、高電圧トランジスタ(図6参照)で、もし +Vssが+5Vであり、降伏電圧Vыゃが60Vであるな らば、−V₀₀は、−55Vよりも負であることができ ず、従って出力電圧V。は、+5Vと-55Vの間をス ウィングする。図6の構成において、PMOSトランジ スタ52、54は、高電圧トランジスタであり、かつそ れらは、高い降伏電圧を有することは、注目すべきであ る。しかしながら、nウエル72、74は、髙電圧に接 続されるために設計されていない。従って、nウエル7 2、74は、0から+5Vの範囲で電圧を取り扱うこと ができる。回路50は、図6の構成で、-60Vのよう に低い負電圧スウィングと、+5 Vのように高い正電圧 スウィングを有する。しかしながら、もしより高い電圧 を有する正電圧スウィングが所望であるならば、nウエ ル72、74は、より高い電圧を取り扱うべく設計され 30 うる。

【0013】図7を参照すると、高電圧を扱うべく二つ のnウエル72、74を有する二つの高電圧PMOSト ランジスタを利用している回路50(図4参照)の構成 の好ましい実施例が示されている。図7は、図6に示し た構成の改善されたヴァージョンである。図7におい て、nウエル74の(ソース62に隣接した)フィール ド酸化物92は、nウエル74を越えてかつnウエル7 2中に伸長され、nウエル72の(ソース56に隣接し た)フィールド酸化物92は、nウエル72を越えて伸 40 長され、そして最終的に、n+領域84とp+領域80 の間にフィールド酸化物92の別の層が存在する。N-型オフセット領域91は、基板70のフィールド酸化物 の層92の下でかつnウエル72、74の外側に配置さ れる。n-型オフセット領域と一緒に追加のフィールド 酸化物は、nウエル72、74の電圧取扱い可能性を増 大する。従って、図7の構成で、nウエル72、74 は、+60Vのような高い電圧に接続されうる。との可 能性は、回路50(図4参照)の電圧スウィングを、髙 い正電圧と同様に高い負電圧を有するようにさせる。従 って、高電圧nウエルを有する高電圧トランジスタは、

+60Vのような高い電圧にnウエルを接続する可能性 を提供し、かつ-60Vのような高い負電圧にドレイン を接続する可能性をも提供する。これらの特性で、異な るスウィングが発生されうる。例えば、もし降伏電圧が 60Vでありかつもし+V<sub>55</sub>が+15Vであるならば、 - V<sub>ss</sub>は、- 4 5 V よりも負であるべきではない。この 構成において、出力電圧V。は、+15Vと-45Vの 間をスウィングする。図9を参照すると、+15と-4 5の間の電圧スウィングの一例が示されている。水平軸 は、時間を表し、かつ垂直軸は、電圧を表わす。 【0014】高い正電圧(nウエル電圧)と高い負電圧 (-V<sub>00</sub>)の間の電圧差は、降伏電圧以下に保たれるべ きであるということは、常に注目されるべきである。例 えば、もし降伏電圧が60Vでありかつnウエルが+5 0 Vまたは+30 Vに接続されるならば、ドレインは、 - 10Vまたは-30Vにそれぞれ対応して接続されう る。あらゆる高電圧PMOSは、本実施例に開示された 高電圧PMOSを置換しうる。図10を参照すると、も しソース電圧+Vssが+5V以上であるならば、TTL (トランジスタートランジスタロジックレベル(0から 20 +5V))から+V,,と合致するレベルへ入力電圧V, をシフトするためにレベル変換器 (level translator) 100が必要であることは、更に注目されるべきであ る。図11を参照すると、TTL入力電圧V,の電圧ス ウィングが示されている。水平軸は、時間を表し、垂直 軸は、電圧を表わす。入力電圧V,は、0 V と + 5 Vの 間をスウィングし、かつスウィング範囲(最高電圧と最 低電圧の間の差)は、5Vである。図12を参照する と、ソース電圧+Vss=+10Vに合致するシフトされ た入力電圧の一例が示されている。水平軸は、時間を表 30 し、垂直軸は、電圧を表わす。図10を再び参照する と、例えば、もしソース電圧+ V 55 = +10 Vでかつ入 力電圧V, がTTL入力であるならば、レベル変換器 1 00は、シフトされた入力電圧が+5Vと+10Vの間 でスウィングする(図12参照)ようにそのTTLレベ ルから入力電圧V, をシフトしなければならない。換言 すると、スウィング範囲は、5Vに保たれるが、しかし 入力電圧の最低電圧レベルと最高電圧レベルは、+5V と+10 Vの新たなレベルへそれぞれ対応してシフトさ れる。

【0015】図13を参照すると、負の電圧レベルを認 識すべく利用されたPMOSトランジスタの別の応用で あるパワーノーマル回路 (power normal circuit) 10 0が開示されている。パワーノーマル回路100は、抵 抗112、オペアンプ114、及び簡略化の目的で4つ のトランジスタ116、118、120及び134だけ が示されている10個のPMOSトランジスタから構成 される。これら10個のトランジスタのそれぞれは、-1Vに等しいしきい値電圧を有する。PMOSトランジ スタ $116\sim134$ は、それらのドレインに接続された 50 イン156は、正電圧 $+V_o$ 。に接続される。NMOSト

それらのゲートを有する。PMOSトランジスタ116 のドレインは、PMOSトランジスタ118のソースに 接続され、そしてPMOSトランジスタ118のドレイ ンは、PMOSトランジスタ120のソースに接続され る。同様に、示されていない全てのPMOSトランジス タは、互いに接続され、かつPMOSトランジスタ13 4のドレインは、負電圧-V。。に接続される。PMOS トランジスタ116のソースは、ノード(節)140に 接続され、ノード140は、抵抗112を介して正電圧 +5 Vに接続される。ノード14.0は、オペアンプ11 4の逆相入力端子にも接続される。オペアンプ114の 正相入力端子は、基準電圧VREFに接続される。

【0016】動作において、回路110は、センサとし て機能する。負電圧-V。。が-5Vよりも負になる毎 に、オペアンプ114の出力は、信号を送り出す。負電 圧-V。。が-5Vよりも少ない負であるときは、+5V と-V。。の差は、10ボルト以下である。各トランジス タのしきい値電圧は−1Vでありかつ10個のトランジ スタが存在するので、トランジスタをオンにするために ノード140とーV。。にわたり少なくとも10ボルトの 差が存在すべきである。従って、負電圧-V。。が-5V よりも少ない負であるときに、回路は、不活性であり、 かつノード140は+5Vである。しかしながら、負電 圧-V。が-5Vよりも負になるときは、トランジスタ は、オンになりそしてノード140の電圧は、降下し始 める。負電圧-V。。がより負になると、ノード140の 電圧は、より降下する。図14を参照すると、負電圧-V。。の関数としてノード140の電圧の曲線が示されて いる。水平軸は、負電圧-V。。を表し、垂直軸は、ノー ド140の電圧を表わす。観察されうるように、ノード 140の電圧は、負電圧-V。。が-5 Vよりも少ない負 である時間中5 V にとどまり、そして負電圧 – V ೄ が – 5 V よりも負になると、それは降下し始める。ノード1 40の電圧がオペアンプの基準電圧(V<sub>REF</sub> )のレベル まで降下するときに、オペアンプ114の出力電圧は、 切り替わる。図15を参照すると、図14に示す曲線に 対応するオペアンブ114の出力電圧の曲線が示されて いる。水平軸は、負電圧-V。。を表し、そして垂直軸 は、ノード142の電圧で示されるオペアンプの出力電 圧を表わす。図14及び図15の両方を参照すると、観 察されうるように、ノード140の降下電圧がV \* \* に に 到達するときは、オペアンプの出力電圧は、+5 Vから 地電位に近い電圧へ切り替わる。

【OO17】発明の開示された実施例は、NMOSトラ ンジスタを利用して設計されうるということは、注目す べきである。図16を参照すると、正及び負電圧スウィ ングを有することが可能なNMOS回路の回路図150 が示されている。NMOSトランジスタ154のゲート 152は、そのドレイン156に接続され、そしてドレ

ランジスタ154のソース158は、NMOSトランジ スタ162のドレイン160に接続される。トランジス タ162のソース164は、負電圧-V,,に接続され、 そしてNMOSトランジスタ162のゲート166は、 入力電圧V、に接続される。出力電圧V。は、NMOS トランジスタ154のソース158の電圧である。図1 7を参照すると、図16の回路150の構成が示されて いる。簡略化のため、回路150の構成は、二つの低電 圧NMOSトランジスタで示されている。NMOSトラ ンジスタ154の二つのn+領域156、158と、N 10 酸化物シリコン電界効果トランジスタ(PMOS)の構 MOSトランジスタ162の二つのn+領域160、1 64は、ソース158、164とドレイン156、16 0を生成すべくpウエル170、172にそれぞれ対応 して拡散される。金属/ポリゲート152、166は、 二酸化シリコンの二つの層174、176によってnゥ エルからそれぞれ対応して絶縁される。

【0018】n型基板180は、n+領域182を介し て+5Vのような正電圧に接続される。NMOSトラン ジスタ154のpウエル170とNMOSトランジスタ 162のpウエル172は、同じ電位に接続されなけれ 20 ばならないか、または両方のトランジスタ154、16 2は、同じpウエル内でなければならない。pウエル1 70とpウエル172は、それぞれ対応してp+領域1 84、186を介して負電圧に接続される。もしNMO Sトランジスタ154、162が高電圧を取り扱うべく 設計されるならば、NMOSトランジスタ154のドレ イン156は、+60Vのような正電圧に接続されると とができ、そしてもしトランジスタ154、162のp ウエルが高電圧を取り扱うべく設計されるならば、NM OSトランジスタ162のソース164は、-60Vの 30 ような負電圧に接続されることができる。しかしなが ら、正電圧(+V。。)と負電圧(nウエル電圧)の間の 差は、降伏電圧以下に保たれるべきであるというとは、 常に注目されるべきである。本発明の原理が、シリコン オンインシュレータ (SOI)、シリコンオンサファイ ア(SOS)、絶縁層分離CMOS (DI)、バイポー ラCMOS処理(BCD)等のような他の技術にも適用 されうるということは、理解されるべきである。 [0019]

【発明の効果】本発明の集積装置は、p型の基板と、複 40 数のpチャネル型金属酸化物シリコン電界効果トランジ スタと、複数のnチャネル型金属酸化物シリコン電界効 果トランジスタとを備え、pチャネル型金属酸化物シリ コン電界効果トランジスタ及びn チャネル型金属酸化物 シリコン電界効果トランジスタのそれぞれは、ソース、 ドレイン及びゲートを有し、基板は、地電位に接続さ れ、pチャネル型金属酸化物シリコン電界効果トランジ スタの少なくとも一つのドレインは、基板の地電位以下 の電圧に接続され、かつpチャネル型金属酸化物シリコ ン電界効果トランジスタの少なくとも一つのソースは、

基板の地電位以上の電圧に接続されるので、ESD保護 回路なしでESD衝撃に耐えることができ、かつ正及び 負電圧スウィングにも適用することができる。

10

### 【図面の簡単な説明】

【図1】ディスクリート抵抗で作られた従来のRS23 2ドライバの回路図である。

【図2】正電圧と負電圧の間の従来技術の電圧スウィン グの曲線を示す図である。

【図3】p基板上に作られた従来技術のpチャネル金属 成を示す図である。

【図4】二つのPMOSトランジスタを利用している本 発明のRS232ドライバの集積回路図である。

【図5】二つの低電圧トランジスタを利用している図4 の回路の構成を示す図である。

【図6】二つの高電圧トランジスタを利用している図4 の回路の構成を示す図である。

【図7】高電圧を取り扱うべく設計された二つのnウェ ル領域を有する二つの高電圧トランジスタを利用してい る図4の回路の構成を示す図である。

【図8】地電位と負電圧の間をスウィングする本発明の 電圧スウィングの曲線を示す図である。

【図9】正電圧と負電圧の間をスウィングする本発明の 電圧スウィングの曲線を示す図である。

【図10】レベル変換器に関連した図4の回路を示す図 である。

【図11】入力電圧スウィングの曲線を示す図である。

【図12】シフトされた後の図11の入力電圧スウィン グの曲線を示す図である。

【図13】本発明のパワーノーマル応用の回路図であ

【図14】図13のノード140の電圧の曲線を示す図 である。


【図15】図13のノード142の電圧の曲線を示す図 である。

【図16】二つのNMOSトランジスタを利用している 本発明のRS232の集積回路図である。


【図17】二つの低電圧トランジスタを利用している図 16の回路の構成を示す図である。

#### 【符号の説明】

- 50 PMOS負及び正電圧スウィング回路
- 52, 54 PMOSトランジスタ
- 56 PMOSトランジスタ52のソース
- 58 PMOSトランジスタ52のゲート
- 60 PMOSトランジスタ52のドレイン
- 62 PMOSトランジスタ54のソース
- 64 PMOSトランジスタ54のゲート
- 66 PMOSトランジスタ54のドレイン
- V, 入力電圧
- 50 V<sub>o</sub> 出力電圧



[図17]



### フロントページの続き

(72)発明者 テュアン ヴォー アメリカ合衆国 カリフォルニア州 90250 ホーソーン ウェスト ワンハン ドレッドアンドサーティエイス ストリー ト 5126

(72)発明者 ジャイム ラーマ

アメリカ合衆国 カリフォルニア州 90305 オックスナード シューナー ウ

ォーク 3530

(72)発明者 スティーヴン エイ ビューラー

アメリカ合衆国 カリフォルニア州 90278 レドンド ピーチ ハーリマン レーン 1916 アパートメント エイ

THIS PAGE BLANK (USPTO)